专利名称：数字锁相环电路以及方法专利类型：发明专利发明人：李益镛
申请号：CN98114874.3申请日：19980521公开号：CN1204894A公开日：19990113
摘要：一种数字PLL电路包括:脉冲噪声抑制器,抑制外部输入的基准时钟的脉冲噪声分量,输出抑制噪声的基准时钟至捕获器和鉴相器;捕获器,根据按照动作模式信号从外部输入的基准时钟生成复位信号;鉴相器,由复位信号复位,将基准时钟的相位和与基准时钟信号同频的自分频时钟的相位比较,生成鉴相信号;和频率合成器,通过根据鉴相信号改变系统时钟的分频比生成校正的时钟信号和作为最终输出的动作时钟信号。
申请人：三星电子株式会社
地址：韩国京畿道
国籍：KR
代理机构：柳沈知识产权律师事务所
代理人：马莹
更多信息请下载全文后查看
因篇幅问题不能全部显示，请点此查看更多更全内容